(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-65839

(43)公開日 平成11年(1999)3月9日

(51) Int.Cl.<sup>6</sup>

G06F

識別記号

9/30

3 1 0 3 5 0 FΙ

G06F 9/30

310A

350A

審査請求 未請求 請求項の数7 〇L (全 11 頁)

(21)出願番号

特願平9-224081

(22)出願日

平成9年(1997)8月20日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 上條 俊介

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内


(74)代理人 弁理士 石田 敬 (外3名)

## (54)【発明の名称】 プロセッサの命令制御機構

## (57)【要約】

【課題】 短いコードで多種類の命令コードが表現できるようにした命令コードのセットを実行できるプロセッサの命令制御機構の実現。

【解決手段】 命令デコーダ45と、レジスタ55と、即値を記憶する記憶回路56と、演算回路63,64 とを備え、命令フィールドと第1オペランドフィールドと第2オペランドフィールドで構成される命令コードを実行するプロセッサの命令制御機構において、第2フィールドにレジスタを記載したレジスタ命令コードは命令フィールドを特定の値とし、第2フィールドの残りの部分に第2命令フィールドを記載し、同一処理内容の即値命令コードと第2命令フィールドに同一の値を割り当て、特定の値を判定するレジスタ命令コードには、命令フィールドと第2命令フィールドに同一の値を割り当て、特定の値を判定するレジスタ命令は回路43と、判定結果に従って命令フィールドと第2命令フィールドのいずれかを命令ブィールドと第2命令フィールドのいずれかを命令ブコーダに入力する選択回路44を備える。



## 【特許請求の範囲】

命令フィールドと、処理対象のレジスタ 【請求項1】 名を記載した第1のフィールドと、処理対象の他のレジ スタ名又は即値を記載した第2のフィールドで構成され る命令コードを有する命令セットを解読して実行するプ ロセッサの命令制御機構であって、

前記命令フィールドの値を解読する命令デコーダと、 前記処理対象のレジスタ名及び前記処理対象の他のレジ スタ名で指示されるレジスタと、

前記即値を記憶する記憶回路と、

前記レジスタ又は前記レジスタと前記記憶回路に記憶さ れた値に対して、前記命令デコーダの解読結果に対応す る処理を行う演算回路とを備えるプロセッサの命令制御 機構において、

前記第2のフィールドに前記処理対象の他のレジスタを 記載したレジスタ命令コードは、前記命令フィールドを 特定の値とし、前記第2のフィールドのうちの前記処理 対象の他のレジスタを記載した以外の部分に第2の命令 フィールドを記載することにより表され、

前記第2のフィールドに前記即値を記載した即値命令コ ードは、前記命令フィールドに前記特定の値以外の値が

前記即値と前記処理対象の他のレジスタを使用する以外 は同一の処理である少なくとも一部の即値命令コードと 即値類似レジスタ命令コードには、前記命令フィールド と前記第2の命令フィールドに同一の値が割り当てら

前記命令フィールドが前記特定の値であるかを判定する レジスタ命令検出回路と、

該レジスタ命令検出回路の判定結果に従って、前記命令 30 フィールドが前記特定の値である時には前記第2の命令 フィールドが、前記命令フィールドが前記特定の値でな い時には前記命令フィールドが、前記命令デコーダに入 力されるように切り換える選択回路を備えることを特徴 とするプロセッサの命令制御機構。

【請求項2】 請求項1に記載のプロセッサの命令制御 機構であって、

前記即値命令コード及び前記即値類似レジスタ命令コー ドと類似した処理であるが、前記即値及び処理対象の他 のレジスタの値は使用しない第2のレジスタ命令コード 40 の少なくとも一部には、前記命令フィールドが前記特定 の値以外の第2の特定の値で、前記第2の命令フィール ドに前記即値類似レジスタ命令コードの前記第2の命令 フィールドの値と同一の値が割り当てられ、

前記レジスタ命令検出回路は、前記命令フィールドが前 記第2の特定の値であるかも判定するプロセッサの命令 制御機構。

【請求項3】 請求項1に記載のプロセッサの命令制御 機構であって、

レジスタ命令コードの少なくとも一部に対応し、前記即 値命令コードと即値類似レジスタ命令コードの基本長命 令コードより短い短縮長命令コードを有し、

該短縮長命令コードの命令フィールドは、前記基本長命 令コードの命令フィールドと同じ位置で、処理内容が類 似の前記即値類似レジスタの前記第2の命令フィールド と同一の値を有し、

当該命令制御機構は、前記基本長命令コードを処理する 基本長モードと前記短縮長命令コードを処理する短縮長 10 モードを切り換えるモード切り換え回路を備え、

前記命令デコーダは、モードに応じて解読処理を変化さ せるプロセッサの命令制御機構。

【請求項4】 請求項2に記載のプロセッサの命令制御 機構であって、

前記命令セットは、前記即値命令コードと前記即値類似 レジスタ命令コードの少なくとも一部に対応し、前記即 値命令コードと即値類似レジスタ命令コードの基本長命 令コードより短い短縮長命令コードを有し、

該短縮長命令コードの命令フィールドは、前記基本長命 令コードの命令フィールドと同じ位置で、処理内容が類 似の前記即値類似レジスタの前記第2の命令フィールド と同一の値を有し、

当該命令制御機構は、前記基本長命令コードを処理する 基本長モードと前記短縮長命令コードを処理する短縮長 モードを切り換えるモード切り換え回路を備え、

前記命令デコーダは、モードに応じて解読処理を変化さ せるプロセッサの命令制御機構。

【請求項5】 請求項3に記載のプロセッサの命令制御 機構であって、

前記短縮長モード時に、レジスタ命令検出回路が前記命 令フィールドが前記特定の値であることを検出した時に は、前記命令デコーダは、当該命令コードを前記基本長 命令コードとして処理するプロセッサの命令制御機構。

【請求項6】 請求項4に記載のプロセッサの命令制御 機構であって、

前記短縮長モード時に、レジスタ命令検出回路が前記命 令フィールドが前記特定の値又は前記第2の特定の値で あることを検出した時には、前記命令デコーダは、当該 命令コードを前記基本長命令コードとして処理するプロ セッサの命令制御機構。

【請求項7】 請求項5又は6に記載のプロセッサの命 令制御機構であって、

レジスタ間転送命令を、前記第2のレジスタ命令コード に割り当てたプロセッサの命令制御機構。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、効率的な命令セッ トを簡単な機構で実行できるプロセッサの命令制御機構 に関し、特に命令コードを効率的に圧縮し、プログラム 前記命令セットは、前記即値命令コードと前記即値類似 50 サイズを小さくできる短縮長命令が使用できると共に多

数の命令を効率よく使用できる命令セットを実行できる プロセッサの命令制御機構を簡単な機構で実現する技術 に関する。

#### [0002]

【従来の技術】プロセッサでは実行できる命令セットが決められている。命令セットを構成する命令コードは、命令フィールド (オペレーションコード) とオペランドから構成される。命令フィールドは、処理の内容を示す部分で、オペランドは処理の対象となるレジスタやメモリアドレスを示す部分で、処理に使用する数値であることもある。このような数値は即値又はリテラルと呼ばれる

【0003】命令には、ジャップ命令などのようにオペ ランドが1個の命令や、2個のオペランドの値に対して 加算などの演算を行ってその結果を一方のオペランドに 格納したり、2個のオペランドの一方から他方に値を移 動させるなどのオペランドが2個の命令や、2個のオペ ランドの値に対して加算などの演算を行ってその結果を 別のオペランドに格納するなどのオペランドが3個の命 令がある。なお、この3個のオペランドを使用する命令 20 は、2個のオペランドを使用する命令を組み合わせるこ とにより実現できるので、3個のオペランドを使用する 命令を持たない命令セットもある。ここでは、上記の、 オペランドを1個、2個及び3個使用する3種のアドレ ッシングモードを有する命令セットを例として、以下の 説明を行う。なお、レジスタのみを使用したアドレシイ ングモードの命令はレジスタ命令、即値を使用したアド レシイングモードの命令はイミーディエート命令と呼ば れる。

【0004】図1は、レジスタ命令と即値(イミーディエート)命令の命令コードの従来の構成例を示す図であり、(1)がレジスタ命令の構成を、(2)が即値命令の構成を示す。図示のように、レジスタ命令と即値命令は同じ長さであり、本発明はこのようなレジスタ命令と即値命令の長さが同じ命令セットを対象とする発明である。上記のメモリアドレスを直接指示するメモリアドレシッング命令は、レジスタ命令や即値命令と長さが同じ場合も異なる場合もあるが、本発明はこれには直接関係しないので、いずれであってもよい。

【0005】図1に示すように、レジスタ命令は、上位 40 6ビットが命令フィールドOP1であり、次の5ビットが演算対象の第1のレジスタRs1を示し、次の5ビットが演算結果を格納する結果格納先レジスタRdを示す。ここまでは即値命令も同じである。レジスタ命令では、更に次の5ビットが演算対象の第2のレジスタRs2を示すが、即値命令では次の16ビットが即値を示す。レジスタ命令の第2のレジスタRs2の後の残りの11ビットは第2の命令フィールドOP2であり、OP1と合せて命令フィールドを形成する。従ってレジスタ命令は即値命令より種類が多い。 50

【0006】図2は、図1のような命令セットを実行す るプロセッサの命令制御機構の従来例の構成を示す図で ある。プログラムはメモリに格納されており、メモリか ら読み出された命令コードは、命令保持用フリップフロ ップ11から14に一時的に保持される。参照番号11 が命令フィールドOP1の示す値を保持する部分で、1 2が第1の演算対象レジスタRs1を指示する値を保持 する部分で、13が第1の結果格納先レジスタRdを指 示する値を保持する部分で、14がレジスタ命令の時に は第2の演算対象レジスタRs2を指示する値と第2の 命令フィールドOP2を示す値を保持し、即値命令の時 には即値を保持する部分である。 フリップフロップ11 と14に保持された命令フィールドOP1とOP2は命 令デコーダ15に出力され、そこで解読されて、処理す る内容が演算器28と29に指示されると共に、命令に 応じて第2の演算対象レジスタRs2の値を使用するか 即値が使用されるかが選択される。フリップフロップ1 2、13及び14 (Rs2の部分のみ) に保持された値 により、レジスタ18、19、17が指示される。ま た、フリップフロップ14に保持された値は更にフリッ プフロップ23に保持される。命令デコーダ15の解読 結果に応じて、レジスタ19の値又はフリップフロップ 23に保持された値が内部バスに出力され、同時に出力 されるレジスタ18と共に演算器28、29に入力さ れ、そこで命令フィールドOPで指示された演算が行わ れる。その演算結果は、レジスタ17に格納される。こ のようにして1つの命令コードに対する処理が完了し、 プログラムで指示される命令コードを順次行う。

#### [0007]

【発明が解決しようとする課題】図1及び図2の例は、もっとも一般的な命令セット及びプロセッサの命令制御機構の従来例であるが、近年プロセッサの高速化・低価格化により、従来は専用回路を用いて行っていた様々な処理を、1つのプロセッサでプログラムを切り換えながら処理できるようになってきた。その反面、プログラムサイズが膨大になり、キャッシュなどのチップ内蔵メモリや外部メモリが増大したり、それらのメモリのアクセス頻度が高くなるために消費電力が増大するといった問題が生じている。

【0008】最近のように、メディア機器の携帯化が進むと、プロセッサのコストや消費電力は、機器トータルのコストや消費電力の増大にとって大きな割合を占めるようになってきており、このため、いかに全体のプログラムサイズを圧縮するかがプロセッサの課題となっている。そのため、同じ長さの命令セットであれば、できるだけ多数の命令コードが表現できることが望ましい。

【0009】また、このような課題を解決するための別の方法に、短縮長命令を使用することがある。短縮長命令を使用できれば、プログラムサイズを圧縮することが 50 可能である。従来から基本長命令と共に短縮長命令が使

用できるようにサポートしているプロセッサがある。図 3は、基本長命令と短縮長命令が両方使用できるように した従来例における命令コードの従来例の構成を示す図 である。この方法は、あらかじめ命令フィールド中に命 令長を示すビットを持たせることにより、プログラム中 の命令が基本長命令と短縮長命令のいずれであるかが識 別できるようにする方法であり、図3では最上位ビット をこれに割り当てている。しかし、この場合、1ビット がこのような識別に使用されることになり、その分他の フィールのビットが減少することになる。図3では、命 10 令フィールドの1ビットを基本長命令と短縮長命令の識 別に割り当てており、命令フィールドの長さが6ビット から5ビットに減少している。6ビットであれば64通 りの命令が表されるのに、5ビットであれば32通りの 命令しか表せなくなる。基本長命令と短縮長命令の識別 のための1ビットを他の部分、例えば、即値の部分の1 ビットを基本長命令と短縮長命令の識別に割り当てるこ とも考えられるが、その場合には即値の範囲が半分に減 少することになる。短縮長命令は、そもそも命令コード の長さが限られるため特に問題である。

【0010】そこで、プロセッサにモード切り換え機構を設け、プログラム中のモード切り換え命令でモードを切り換えられるようにする。短縮長命令モードであれば、命令コードはすべて短縮長命令であるとして処理される。図4は、モード切り換えを可能にした場合の命令コードの従来例の構成を示す図である。しかし、この方法では、当然のことながら短縮長命令に割り当てられなかった命令は使用できないが、すべての基本長命令セットを短縮長命令セットに割り当てることは原理的に不可能であるため、基本長命令セットにはあるが短縮長命令おとしては使用できない命令が存在することになる。そのため、短縮長命令モードにおいてはこのような命令が使用できず、そのような命令を使用する場合には、一旦基本長命令モードに切り換える必要が生じる。これでは、プログラムが複雑で、サイズも大きくなる。

【0011】上記の2つの方法では、基本長命令も短縮 長命令も命令フィールドは同じ長さであるとしたが、基本長命令セットと短縮長命令セットで命令フィールドの 体系を大きく異ならせることにより、多くの命令を短縮 長命令として持つことができるようになる。しかし、こ 40 の場合、モード切り換えにより両方の命令セットを実行 できるプロセッサでは、命令デコーダを共通に使用する ためには、短縮長命令フィールドを基本長命令フィール ドに変換するために、図5に示すような回路が必要にな る。この回路は、短縮長命令モード時には、短縮長命令 の命令フィールドを、対応する処理内容の基本長命令コードの命令フィールドに変換する命令コード変換エンコーダ31と、その出力を一時保持するフリップフロップ 32で構成される。通常の処理においては、この変換回 路での処理のためにパイプラインの1段分を消費する 50

か、あるいは、1段分を消費しない場合でもデコーダの クリティカルパスを圧迫することになり、ハードウエア の増加を招くだけでなく、分岐ペナルティの増大で性能 の低下を招くといった問題がある。

【0012】本発明は、コードの長さが同じ命令セットであれば、できるだけ多数の種類の命令コードが表現できるようにすることで、プログラムの長さを短くした命令コードのセットを実行できるプロセッサの命令制御機構を簡単な構成で実現することを目的とする。また、所定の長さのコードで多数の短縮長命令を効率よく実行できるプロセッサの命令制御機構を簡単な構成で実現することを目的とする。

#### [0013]

【課題を解決するための手段】上記目的を実現するため、本発明のプロセッサの命令制御機構は、命令コードのうち、処理対象のレジスタ名又は即値を記載した第2のフィールドにおいてレジスタ名を記載した場合には、第2のフィールドに使用しない第2の命令フィールドに対することに着目した。そして、第2のフィールドに処理対象のレジスタ名を記憶するレジスタ命令については、命令フィールドに記載するようにし、即値を割り当て、しかも、即値とレジスタを使用する以外の値を割り当て、しかも、即値とレジスタを使用する以外の値を割り当て、しかも、即値とレジスタを使用する以外の値を類似レジスタ命令コードには、命令フィールドと第2の命令フィールドに同一の値が割り当てる。これであれば、命令デコーダなどを複雑にすることもない。

【0014】すなわち、本発明のプロセッサの命令制御 機構は、命令フィールドと、処理対象のレジスタ名を記 載した第1のフィールドと、処理対象の他のレジスタ名 又は即値を記載した第2のフィールドで構成される命令 コードを有する命令セットを解読して実行するプロセッ サの命令制御機構であって、命令フィールドの値を解読 する命令デコーダと、処理対象のレジスタ名及び処理対 象の他のレジスタ名で指示されるレジスタと、即値を記 憶する記憶回路と、レジスタ又はレジスタと記憶回路に 記憶された値に対して、命令デコーダの解読結果に対応 する処理を行う演算回路とを備えるプロセッサの命令制 御機構において、第2のフィールドに処理対象の他のレ ジスタを記載したレジスタ命令コードは、命令フィール ドを特定の値とし、第2のフィールドのうちの処理対象 の他のレジスタを記載した以外の部分に第2の命令フィ ールドを記載することにより表され、第2のフィールド に即値を記載した即値命令コードは、命令フィールドに 特定の値以外の値が記載され、即値と処理対象の他のレ ジスタを使用する以外は同一の処理である少なくとも一 部の即値命令コードと即値類似レジスタ命令コードに は、命令フィールドと第2の命令フィールドに同一の値 50 が割り当てられ、命令フィールドが特定の値であるかを 判定するレジスタ命令検出回路と、レジスタ命令検出回路の判定結果に従って、命令フィールドが特定の値である時には第2の命令フィールドが、命令フィールドが特定の値でない時には命令フィールドが、命令デコーダに入力されるように切り換える選択回路を備えることを特徴とする。

【0015】また、即値命令コード及び即値類似レジスタ命令コードと類似した処理であるが、即値及び処理対象の他のレジスタの値は使用しない第2のレジスタ命令コードの少なくとも一部には、命令フィールドに特定の値以外の第2の特定の値で、第2の命令フィールドに即値類似レジスタ命令コードの第2の命令フィールドの値と同一の値を割り当てるようにし、レジスタ命令検出回路が、命令フィールドが第2の特定の値であるかも判定するようにすることが望ましい。このような命令の例としては、レジスタ間転送命令がある。

【0016】本発明のプロセッサの命令制御機構においては、基本長命令を実行するモードと短縮長命令を実行するモードを切り換えて、両方の命令が実行できるようにする。そこで、短縮長命令コードの命令フィールドは、基本長命令コードの命令フィールドと同じ位置で、処理内容が類似の即値類似レジスタの第2の命令フィールドと同一の値とし、基本長命令コードを処理する基本長モードと短縮長命令コードを処理する短縮長モードを切り換えるモード切り換え回路を設け、命令デコーダは、モードに応じて解読処理を変化させる。

【0017】ここで、短縮長モード時に、レジスタ命令 検出回路が命令フィールドが特定の値であることを検出 した時には、命令デコーダは、この命令コードを基本長 命令コードとして処理するようにすれば、短縮命令を実 行するモードにおいても、そのまま基本長命令が実行で きるようになる。

## [0018]

【発明の実施の形態】図6は、本発明の実施例における命令コードの構造を示す図であり、(1)が基本長命令を、(2)が短縮長命令を示し、それぞれ(a)がレジスタアドレッシング命令を、(b)が即値アドレッシング命令を示す。図示のように、本実施例の命令コードにおいては、短縮長命令及び基本長の即値アドレッシング命令は、図4の従来の命令コードと同じ構造であり、異40なるのは基本長のレジスタアドレッシング命令の構造である。基本長のレジスタアドレッシング命令では、上位6ビットの第1の命令フィールド〇P1の値が000000又は000100であり、従来例においては使用されなかった下位11ビットに第2の命令フィールド〇P2と第3の命令フィールド〇P3が記載される。

【0019】図7は、実施例における基本長の即値アドレッシング命令のセットを示す図である。ここでは各命令の詳しい説明は省略するが、命令は46個あり、空白の部分は対応する命令が規定されておらず、斜線に部

分、すなわち000000と000100は基本長のレジスタアドレ ッシング命令であることを示す。図8は、基本長のレジ スタアドレッシング命令のセットを示す図である。図示 のように、基本長のレジスタアドレッシング命令の第1 の命令フィールドOP1の値は000000又は000100であ り、第2の命令フィールドOP2の値により処理の内容 が規定される。ここで重要なのが第2の命令フィールド OP2の値は、類似の処理を行う基本長の即値アドレッ シング命令の第1の命令フィールドOP1の値と同じで ある点である。例えば、第1の命令フィールドOP1の 値が00000の基本長のレジスタアドレッシング命令の乗 算命令MUL (Rs1, Rs2, Rd) の第2の命令フ ィールドOP2の値は110111であり、対応する基本長の 即値アドレッシング命令MULI (Rs1, #16, R d)の第1の命令フィールドOP1の値と同じである。 また、第1の命令フィールドOP1の値が000000の基本 長のレジスタアドレッシング命令の加算命令ADD(R s 1, R s 2, R d) の第2の命令フィールドOP2の 値は001111であり、対応する基本長の即値アドレッシン グ命令ADDI (Rs1, #16, Rd) の第1の命令 フィールドOP1の値と同じである。

【0020】ここで、第1の命令フィールドOP1の値が000100の基本長のレジスタアドレッシング命令についても、同様に、第2の命令フィールドOP2の値は、類似の処理を行う基本長の即値アドレッシング命令の第1の命令フィールドOP1の値と同じである。例えば、加算命令には、符号なし飽和処理付き32ビット加算(ADD)や、符号付き飽和処理付き32ビット加算(ADDSS)や、オペランドを上位と下位で16ビットずつに分け、それぞれに符号付き飽和処理付きの16ビット加算を同時に行う加算(ADDHSS)や、オペランドを上位と下位で16ビットがつに分け、それぞれに符号なし飽和処理付きの16ビット加算を同時に行う加算

(ADDHUS)などの各種の加算処理がある。本実施例では、ADDSSは、第1の命令フィールドOP1の値が000000の基本長のレジスタアドレッシング命令として規定し、ADDSSとADDHSSとADDHUSは、第1の命令フィールドOP1の値が000001の基本長のレジスタアドレッシング命令として規定している。ADDSSとADDHSSとADDHUSの第2の命令フィールドOP2の値は001111であり、第3の命令フィールドOP3の値を異ならせることにより、これらの処理を識別している。このように、同じような処理であるが、処理内容が細部で異なる処理を第3の命令フィールドOP3により規定している。

【0021】図7に示すように、第1の命令フィールド OP1は6ビットであり、そこでは最大64通りの命令 を規定できる。従来は、この64通りで、即値アドレッシング命令を規定していた。レジスタアドレッシング命令については、OP1とOP2と合せて命令を規定して

いた。これに対して、本実施例では、46通りの即値ア ドレッシング命令が規定され、72通りのレジスタアド レッシング命令が規定されており、即値アドレッシング 命令は62通りまで(2つの値をレジスタアドレッシン グ命令に割り当てるとした場合)、レジスタアドレッシ ング命令は第2の命令フィールドOP2だけで規定した としても62通り(000000と000100除くとする)規定す ることが可能であり、第3の命令フィールド〇P3も使 用するとすれば更に32倍のレジスタアドレッシング命 令を規定することが可能である。

【0022】図10は、短縮長命令の例を示す図であ り、ここでは加算命令の例を示している。ここで重要な のは、短縮長命令の命令フィールドの値001111は、類似 の処理を行う基本長の即値アドレッシング命令の第1の 命令フィールドOP1の値及び基本長のレジスタアドレ ッシング命令の第2の命令フィールドOP2の値と同じ である点である。また、上記のADD、ADDSS、A DDHSS及びADDHUSのいずれの加算命令である かは、9ビット目と5ビット目の値の組合せで規定して いる。なお、短縮長命令においては、演算対象の第1の レジスタRs1と演算結果を格納する結果格納先レジス タR d は同じレジスタであり、R s 1 / R d で指示され るレジスタの値に対して処理を行い、その処理結果を同 じレジスタに格納する。

【0023】図11と図12は、本発明の実施例のプロ セッサの命令制御機構の構成を示す図である。基本長命 令を処理するモードであるか、短縮長命令を処理するモ ードであるかは、プログラム中の命令により、モードレ ジスタに所定の値をセットすることにより設定されるよ うになっている。いずれのモードにおいても、メモリか ら32ビット分の命令コードが読み出され、命令保持用 フリップフロップ (FF) 41と42に一時的に保持さ れる。命令保持用フリップフロップは、上位16ビット を保持するFF41と下位16ビットを保持するFF4 2で構成される。従って、基本長命令の場合には、第1 の命令フィールドOP1と第1の演算対象レジスタRs 1と格納先レジスタRdがFF41に保持され、第2の 演算対象レジスタRs2と第2の命令フィールドOP2 と第3の命令フィールドOP3又は即値#16がFF4 2に保持され、短縮長命令の場合には、一方の命令フィ ールドOPとRs/RdとRs2(又は即値#4)がF F41に保持され、他方のOPと第1のレジスタRs/ Rdと第2のレジスタRs2 (又は即値#4) がFF4 2に保持される。

【0024】まず、基本長命令を処理するモード時の動 作について説明する。OP1はデコーダ43に入力さ れ、その値が000100又は000000であるかが判定される。 OP1が000100又は000000であればレジスタアドレッシ ング命令であり、000100と000000以外であれば即値アド レッシング命令である。デコーダ43は、この判定結果 50 スタ55の読み書きポートP(Rd)に書き込まれる。

とモード信号に従って命令モード信号を出力する。セレ クタ44には、OP1 (FF41のOPと同じ)、OP 2、FF42のOPが入力される。セレクタ44は、命 令モード信号に従って、レジスタアドレッシング命令で あれば入力される信号のうちからOP2を選択し、即値 アドレッシング命令であればOP1を選択して、命令デ コーダ45に出力する。前述のように、レジスタアドレ ッシング命令のOP2と即値アドレッシング命令OP1 は、類似の処理であれば同じ値であるから、命令デコー 10 ダ45は最大62通りの命令が識別できればよい。命令 デコーダ45は入力されるOP1又はOP2を解読し て、演算器制御信号を出力する。

【0025】セレクタ51には、FF41のRs1とR dとRs1/Rd及びFF42のRs1/Rdが入力さ れ、セレクタ52には、FF41のRs2(#4)及び FF42のRs2とRs2(#4)が入力され、セレク タ53には、FF42の即値#16 (Rs2とOP2と OP3)が入力される。セレクタ51は、命令モード信 号に従って、Rs1とRdをそれぞれレジスタ55のア ドレスデコーダD(Rs1)とD(Rd)に入力する。 ここで、フリップフロップFF54は、基本長命令を実 行するモードの場合には通過状態になる。同様に、セレ クタ52は、命令モード信号に従って、Rs2をレジス タ55のアドレスデコーダD(Rs2)に入力する。更 に、セレクタ53は、命令モード信号に従って、FF4 2の即値#16を選択してFF56に出力する。なお、 図では命令モード信号のセレクタ51、52及び53へ の配線を省略してある。

【0026】命令モード信号が基本長命令を示す時に 30 は、カウント値発生回路68が4を発生し、それをプロ グラムカウンタ47に印加する。プログラムカウンタ4 7はFF48に保持された直前のプログラムカウント値 にこの4を加えてプログラムカウンタの値を増加させ る。また、セレクタ49は、短縮長命令にのみ関係する セレクタであり、基本長命令には関係しない。デコーダ 50には、セレクタ49の出力と命令モード信号の一部 が入力される。デコーダ50は、基本長命令の場合に は、命令モード信号の一部を選択し、それをRs2/即 値選択信号として出力する。

【0027】図12に示すように、レジスタ55の読み 書きポートP (R s 1) から出力された値は一方の内部 バス62に出力される。Rs2/即値選択信号に従っ て、レジスタ55の読み書きポートP(Rs2)の出力 とFF56の出力の一方が、他方の内部バス61に出力 される。演算器63と64は、内部バス61と62上の 値に対して、命令デコーダ45の出力する演算制御信号 により指示された処理を行い、その結果を出力ポート6 5と66を介して更に別の内部バス67に出力する。内 部バス67に出力された値は、適当なタイミングでレジ

)

【0028】以上のようにして、レジスタアドレッシング命令の場合には、Rs1とRs2で指示されたレジスタの値に対して演算が行われ、その結果がRdで指示されるレジスタに記憶され、即値アドレッシング命令の場合には、Rs1で指示されたレジスタの値と即値 # 16に対して演算が行われ、その結果がRdで指示されるレジスタに記憶される。

【0029】次に、短縮長命令を処理するモード時の動作について説明する。短縮長命令のFF41に保持されるOPはOP1と同じビットであり、デコーダ43に入力され、その値が000100又は000000であるかが判定される。OPが000100又は000000であれば短縮長命令を処理するモード時であっても、基本長のレジスタアドレッシング命令であると判定され、上記の基本長命令用の処理が行われる。ただし、短縮長命令に基本長命令を混在させる場合には、基本長命令は4バイトの境界、すなわち、FF41のOP(OP1)に保持されるように制限されているものとする。OPが000100又は000000でなければ短縮長命令であり、カウント値発生回路49は2を発生して、プログラムカウンタ47は2増加する。

【0030】デコーダ43は、判定結果とモード信号に 従って命令モード信号を出力する。セレクタ44は、短 縮長命令の場合には、プログラムカウンタ47の出力を ラッチしたFF48の出力の最下位のビットを判定し て、FF41のOPを選択すべきか、FF42のOPを 選択すべきかを判定して出力する。具体的には、FF4 8の出力の最下位のビットが「O」の時にはFF41の OPを、「1」の時にはFF42のOPを選択する。上 記のように、基本長のレジスタアドレッシング命令と判 定された場合には、FF41のOP、すなわちOP1を 30 選択して出力する。命令デコーダ45はセレクタ45の 出力を解読して演算制御信号を発生させる。前述のよう に、短縮長命令のOPとレジスタアドレッシング命令の OP2は、類似の処理であれば同じ値であるから、命令 デコーダ45は基本長命令と同じ解読処理を行えばよ い。

【0031】セレクタ51は、短縮長命令で、FF48の出力の最下位のビットが「0」の時には、FF41のRs1/Rdをレジスタ55のD(Rs1)に、「1」の時には、FF42のRs1/Rdをレジスタ55のD40(Rs1)に出力する。同時に、セレクタ51の出力は、FF54で一旦保持された後、レジスタ55のD(Rd)に入力される。これは、演算器65と66での処理後にその処理結果をRs1/Rdで指示される読み書きポートP(Rd)に書き込むためである。なお、基本長命令の場合には、セレクタ51は、FF41のRs1とRdをそれぞれレジスタ55のD(Rs1)とD(Rd)に出力する。

【0032】同様に、セレクタ52は、短縮長命令で、 FF48の出力の最下位のビットが「0」の時には、F 50

F41のRs2(#4)をレジスタ55のD(Rs2)に、「1」の時には、FF42のRs2(#4)をレジスタ55のD(Rs2)に出力する。基本長命令の場合には、セレクタ52は、FF42のRs2をレジスタ55のD(Rs2)に出力する。

12

【0033】また、セレク953は、短縮長命令で、FF48の出力の最下位のビットが「0」の時には、FF41のRs2(#4)を、「1」の時には、FF42のRs2(#4)をレジス955のD(Rs2)に出力する。前述のように、基本長命令の場合には、セレク953は、FF42の#16を出力する。ただし、短縮長命令に基本長の即値アドレッシング命令を混在させることはできないので、短縮長命令を実行するモードで、セレク953が#16を出力することは有り得ない。FF42は、#16を保持して出力するので、短縮長命令の時には、Rs2(#4)の上位に12個の「0」を付加する。

【0034】図10に示したように、短縮長命令では、9ビット目と5ビット目(25ビット目と20ビット目)が共に「0」の時が即値アドレッシング命令である。セレクタ49は、25ビット目、20ビット目、9ビット目及び5ビット目の値、すなわち、図においてFF41とFF42で斜線で示した部分のビットが入力され、プログラムカウンタの値に応じて、25ビット目と20ビット目、9ビット目と5ビット目のいずれかを選択し、2つの値が共に「0」の時にFF56から出力される即値を選択し、「1」の時にレジスタ55の読み書きポートP(Rs2)から出力されたRs2で指示されるレジスタの値を選択するRs2/即値選択信号を出力する。

【0035】後の処理は、基本長命令の場合と同じであ る。ここで、短縮長命令では、すべての基本長命令を規 定することができないため、プログラムサイズを小さく するために短縮長命令を使用している場合でも、短縮長 命令セットで規定されない命令を使用する場合には、基 本長命令を使用する必要がある。また、短縮長命令で は、レジスタを指定するオペランドRs1、Rs2及び Rdのビット数が基本長命令より小さいため、基本長命 令で使用できるレジスタをすべて使用することはできな い。そのため、短縮長命令で使用できないレジスタを使 用する場合には、基本長命令を使用する必要がある。本 実施例では、上記の説明のように、短縮長命令を実行す るモード時でも、第1の命令フィールドOP1(FF4 1に保持されるOP) が000100又は000000である時に は、自動的に基本長命令であると判定してそれに対応す る処理が行われる。従って、短縮長命令を実行している 途中で基本長命令(但し、レジスタアドレッシング命令 のみ) を実行する場合にも、モードの切り換えを行う必 要がなく、プログラムを簡単にできる。

[0036]

【発明の効果】以上のように、本発明によれば、命令コードの無駄を生ぜずに短縮長命令と基本長命令を混在させることができるため、プログラムサイズを効率よく圧縮することが可能になる。また、短縮長命令モード中に、同一命令について基本長命令と短縮長命令を混在させることができるため、すべてのレジスタを有効に使用することができる。

【0037】更に、本発明では、命令デコーダは共通の 処理内容であるため、その構成を非常に簡単にでき、パ イプラインの段数を増加させる必要がなく、命令数を増 10 加させてもデコーダのハードウエアの増加を最小限にす ることができる。

## 【図面の簡単な説明】

【図1】レジスタ及び即値(イミーディエート)アドレッシングモードの命令コードの従来の構成例を示す図である。

【図2】プロセッサの命令制御機構の従来の構成例を示す図である。

【図3】短縮長命令を有する命令コードの従来の構成例 (その1) を示す図である。

【図4】短縮長命令を有する命令コードの従来の構成例

## 【図1】

レジスタ及び即位(イミーティエート)アドレッシング モードの命令コードの従来の構成例

## (1) レジスタ命令


	31	25	20	15	10 4	9
1	OP1	Rs1	Rd	Rs2	OP2	

## (2)即值命令

3	31	25	20	15 0
ſ	OP1	Rs1	Rd	#16

【図5】

## 従来例における変換機構



(その2)を示す図である。

【図 5】 短縮長命令を基本長命令に変換する従来の変換機構を示す図である。

【図6】本発明の実施例の命令コードの構造を示す図である。

【図7】実施例の基本長の即値アドレッシング命令の命令フィールド〇 P 1 のセットを示す図である。

【図8】実施例の基本長のレジスタアドレッシング命令 の命令フィールドのセットを示す図である。

【図9】実施例の基本長のレジスタアドレッシング命令 の命令フィールドのセットを示す図である。

【図10】実施例の短縮長命令の例を示す図である。

【図11】実施例の命令制御機構の構成を示す図であ ろ

【図12】実施例の命令制御機構の構成を示す図であ ろ

#### 【符号の説明】


41、42…命令保持用フリップフロップ (FF) 43…デコーダ

20 44…セレクタ

45…命令デコーダ

#### 【図2】

## プロセッサの命令制御機構の従来例



【図3】

## 短縮長命令を有する命令コードの従来例(その1)

## (1)基本長命令

(a) レジスタアドレッシング

31	25	20	15	10 4	9
0 OP1	Rs1	Rd	Rs2	OP2	

(b) 即値アドレッシング

31		25	20	15 <u>O</u>
0	0P1	.Rs1	Rd	#16

## (2)短縮長命令

(a) レジスタアドレッシング



(b) 即値アドレッシング




【図6】

実施例の命令コードの構造

## (1) 基本長命令

(a) レジスタアドレッシング




LR2 000100	Rs1	Rđ	Rs2	OP2	OP3

(b)即値アドレッシング


LI	OP1	Rs1	Rd	#16

## (2) 短縮長命令

(a) レジスタアドレッシング



(b) 即値アドレッシング



## 【図4】

## 短縮長命令を有する命令コードの従来例(その2)

## (1)基本長命令

(a) レジスタアドレッシング

31	25	20	15	10 4	0
OP1	Rs1	Rd	Rs2	OP2	

(ト) 即値アドレッシング


31	25	20	150
OP1	Rs1	Rd	#16

#### (2)短縮長命令

(a) レジスタアドレッシング

15	00.	9	0
	OP	Rs1/Rd	Rs2

(b) 即値アドレッシング



#### 【図8】

実施例のレジスタアドレッシング命令(LR2)

【図7】

# 実施例の基本長命令の0 P 1

	上位							
	111	110	101	100	011	010	001	000
7位	CMPLEI Rs1. #16,Rd	MULI Rs1, #16,Rd	DIVI Rs1, #16,Rd	CUTI #16,Rd	LDBD @(Rs1,#16) ,Rd		ADDI Rs1, #16,Rd	
110	CMPULET Rs1, #16,Rd	MULUI Rs1, #16,Rd	DIVUI Rs1. #16.Rd	CUTSSI #16,Rd	LDHD @(Rs1,#16) .Rd		SUBI Rs1, #16,Rd	
101	CMPLTI Rs1, #16,Rd	CMPEQI Rs1. #16,Rd	MODI Rs1, #16,Rd	LDI #16,Rd	LDWD @(Rs1,#16) ,Rd		LDIHI Rsl. #16,Rd	
100	CMPULTI Rs1, #16,Rd	CMPNEI Rs1, #16,Rd	MODUI Rs1, #16,Rd		LDHHD (Rs1,#16) ,Rd		LDDD @(Rs1,#16) ,Rd	
011	CMPGEI Rs1, #16,Rd	BRT Rs1, #16	SRLI Rs1, #16,Rd	SRLHI Rsi, #15.Rd	STBD Rd Q(Rs1,#16)		ANDI Rs1, #16,Rd	
010	CMPUGEI Rs1, #16,Rd	ERF Rs1, #16	SRAI Rs1, #16,Rd	SRAHI Rsl, #16,Rd	STHD Rd @(Rs1,#15)		ORI Rs1. #16,Rd	
001	CMPGTI Rs1. #16.Rd	BR #16	SLLI Rs1, #16,Rd	SLLHI Rsi. #16,Rd	STWD Rd @(Rs1,#16)		XORI Rs1, #16,Rd	
000	CMPUGTI Rs1. #16,Rd	CALL #16,Rd	ROLI Rs1. #16,Rd	RORI Rs1, #16.Rd	STHHD Rd ②(Rs1,#16)			

【図9】

実施例のレジスタアドレッシング命令(LR1)

【図10】


# 実施例の短縮長命令の例

CALLR JMP MAC MACH MULH FMACSS FMULSS HALT	@Rs1, @Rs1, Rs1,Rs2 Rs1,Rs2 Rs1,Rs2 Rs1,Rs2, Rs1,Rs2,I		000000 000000 000000 000000 000000 00000	110000 110000 110111 110111 110111 110111 110111 011001 011001	00001 10001 00000 10000 11000 10100 11000 00011 10011
HALTB ADDSS ADDHUS ADDHUS AVEN SUBSS SUBHSS SUBHUS NEG NOT	Rs1, Rs2, Rs1, Rs2, Rs1, Rs2, Rs1, Rs2, Rs1, Rs2, Rs1, Rs2, Rs1, Rs2, Rs1, Rs2, Rs1, Rs2,	Rd Rd Rd Rd Rd Rd Rd	000000 000000 000000 000000 000000 00000	001111 001111 001111 001111 001111 001110 001110 001110 001110	00100 10100 11100 10000 00100 10100 11100 00010 00001 00001
NOP CLRACC EXTZB EXTZH SATS SATU SATHS SATHU MOV		Rd Rd Rd	000000 000000 000000 000000 000000 00000	000000 001011 001011 001101 001101 001101 001101 001101	10011 00001 10001 00100 01100 10100 11100 00001


	コート		フォーマット	作	操
0****)	0****	(001111	SI	R1,#4	ADD
0****)	0****	(001111	SR	R1,R2	ADD
1****)	D****	(001111	SR	R1,R2	ADDSS
0****)	1****	(001111	SR	R1,R2	ADDHSS
1****)	1****	(001111	SR	R1,R2	ADDHUS

【図12】

## 実施例の命令制御機構の構成(その2)



【図11】



THIS PAGE BLANK (USPT